2nm以降の先端半導体が生み出す製造環境とは何か
産業技術総合研究所 先端半導体研究センター センター長 昌原明植氏インタビュー

先端半導体研究センターの位置付けは、2nmプロセスノード以降のパイロットラインを作り、それを産業界やアカデミアなどに提供することです。その基盤を構築するために設立されました。昌原氏は、その前まで産総研の中のデバイス技術研究部門の部門長を務めており、2023年10月1日に先端半導体研究センターのセンター長に就任されました。

なぜ設立されたのかの経緯を振り返ってみると、ラピダス社が2022年8月に誕生する前の議論から始まります。現状の日本には半導体製品の応用先が自動車産業向けなどしかなく、かつてのようにテレビやVTRのような巨大な需要がありません。半導体の世界では、日本の製造装置メーカーや材料メーカーが世界的に強く、海外売上比率が高いのです。このままでは製造技術も海外に流れていってしまうのではないかという危惧がありました。そこで、東京エレクトロンとSCREEN、キヤノンと産総研が一緒になって、産総研スーパークリーンルーム内に最先端の3次元構造ロジックデバイスを試作できるパイロットラインを構築するというプロジェクトが進められました。

これまで、このスーパークリーンルームは産総研の中のTIA（つくばイノベーションアリーナ）推進センターが管理していました。このため産総研のデバイス技術研究部門がクリーンルームを使わせてもらうという立場でした。そこで、このたび、スーパークリーンルームの運営とそのスーパークリーンルームを活用した研究開発の両方を担う先端半導体研究センターが設立され、そのセンターが主体となって、スーパークリーンルーム内に2nm以降のプロセスノードを持つデバイスを試作するパイロットラインを構築することになりました。

ラピダス社は、現在、2nmプロセスの量産に注力しています。その先、すなわち2nm以降(ビヨンド2nm)の半導体デバイスの研究開発を進める機関として、技術研究組合LSTC（最先端半導体技術センター）という研究開発組織が生まれました。ラピダス社はLSTCの一員です。LSTCは2nm以降の先端半導体の設計・製造に必要な研究開発テーマを策定し、新たなユースケースを創出することを掲げています。

LSTCは、デバイス設計だけではなく、材料開発や、装置、要素開発まで含んでいます。産総研のデバイス技術研究部門はLSTCにも参加しており、昌原氏はLSTCの技術管理本部長も兼任しています。つまり、産総研の先端半導体研究センターはLSTCの実働部隊としての役割もあるのです。

先端半導体研究センターは、2nm以降のデバイスをラピダス社が量産する前に、デバイスを試作し、様々な問題点を洗い出し、スクリーニングした後で、量産ラインを構築中のラピダス社にデバイスを移管するという役割を担おうとしています。

生成AIのような大規模なソフトウエアで学習させるためには、計算能力が膨大になりますので、超高性能な半導体が必要になります。さらにIoTセンサやクルマのECUの中にもAIが使われ、AI処理が求められるようになります。

「ユースケースを2つ挙げるとすると、1つは、ロボットを活用したリモートリアルワークです。工場やオフィスなどの現場で作業するロボットをリモートで操作するのです。カメラをロボットの目の位置だけでなく、ほかからのカメラも備えて自由視点での画像をリアルタイムで出力させることが重要です。これは簡単な技術ではありませんが、少子高齢化による労働力不足を補うような応用になります。もう1つは、IoTセンサのデータ処理を行うAIチップです。自然災害を防ぐために、例えば土砂崩れを予知するようなマルチモーダルセンシング（同時刻に各種の状態をセンシングする）を処理するチップとなります」と昌原氏は述べています。

「その先の２次元チャンネルとなると新しい装置が生まれるようになるでしょう。新しい装置では、モニタリング技術が重要になります。ガスの流れをモニターしながら、レイテンシの少ない正確なタイミングで高速にガスを切り替える必要が出てくるでしょう。また製造装置そのものは低環境負荷にすることも要求されるでしょう」と言います。

先端半導体研究センターでは半導体プロセスのグリーン化、脱炭素化を行うプロジェクトもあります。そうなると、「環境や工場に関する新しい指標が求められるようになります。先端半導体を作っているTSMCやIntelなどからも新しい環境指標に関するアイデアが出てくるでしょう。日本側からも新しい指標を提案していく必要があります。今までは工場全体の入力に対して出力がどのくらいのCO₂かという指標ですが、これからは装置ごとの指標を創出する必要が出てくると思います。スーパークリーンルームやミニマルファブなどを活用しながら進めていこうと思います」と昌原氏は述べています。

TSMCが産総研の中に3次元IC研究開発センターのクリーンルームを持っていますが、パッケージング技術はどう変わるでしょうか。パッケージングといっても従来の後工程とは違い、チップレット同士を結ぶ配線を微細化しガラス基板などで製造するとなると、前工程に近くなります。産総研はチップレットを標準化しようという組織であるUCIe（Universal Chiplet Interconnect Express）にも参加しており、IntelやTSMCなど経営判断の速い海外企業と付き合いながら遅れないようにしています。

産総研では、20/28nmから40nm、65nm、90nmなど様々なチップレットを作りいろいろ組み合わせられるようにし始めています。メモリやCPUはあらかじめ用意しておけば、日本企業はAIアクセラレータだけを開発すればよく、SoC（System on a chip）を早く作ることができます。このチップレット型カスタムSoC設計基盤技術を構築して、「産総研から提案していきたい」と、昌原氏はその意気込みを語ります。

国際連携はラピダス社をはじめ、始まっています。「日本にはない技術を学んでおり、日本から海外へ出せる技術は出していきたいですね」と昌原氏は期待しています。ただ、国際連携では知財問題をどう扱うのかといった国立研究所ならではの問題もあり、そう容易ではないものの、VLSI Symposiumなど国際会議では海外の研究者たちとも草の根的に交流しています。可能な連携は進めていく姿勢を見せています。